ΔΣDAコンバータその５、関連質問
今回は他の質問サイトの寄せられた関連質問である
■質問
http://oshiete.goo.ne.jp/qa/7215315.html
DAC に於けるΔΣ変調の原理と効能は？
これは私にとっては長年に渡る疑問点で、既にあちこちの Web Site を調べまくったのですが、何度目かの年末を迎えて遂に独学にはヘタレて(笑) しまいましたので、先輩諸氏の解説をいただけると幸いです。
ΔΣ変調の原理と効能は AD 変換に於いては理解できるのですが 0101 の並びに過ぎないことから 0 か 1 かを判断できれば良い筈の Digital Audio 信号をΔΣ変調することは、どのような仕組みになっていてどのような効能があるのでしょうか？
積分器と量子化器との Feedback Loop で構成されるΔΣ変調器の解説はあくまでも Analog 信号を Digitize する際のものであり、DAC (Digital Analog Converter) に於ける Digital to Digital のΔΣ変調には該当しない筈だと思うのですが違うのでしょうか？
もしも AD 変換時のΔΣ変調器と同様の回路が DAC に組み込まれているのであれば 0101 の Digital Code を判断するのに何故そのような Analog 検波機構が必要なのか理解できません。
また Analog 検波に於いては 22.05kHz 16bit (65536 階調) の電圧変化全てを正確に 1bit へ量子化するためには 44.1kHz × 65536 の 65536 倍 Over Sampling を要すると思うのですが、128 倍などと低 Over Sampling 値で Digitize する現在のΔΣ変調型 ADC では何故初期の Single Bit DAC (PHILIPS SA7221 や PANASONIC MASH など) にみられた「大音量の高域ほど Data が欠落したような Mellow な音質になる」という問題が起きないのかも不思議です。・・・私にとってはこの疑問が解決しないことが未だに、少なくとも DAC に於いては Multi Bit (4bit 精度の Single Bit 器を 6 器重ねたような Multi Stage Single Bit 型も含む) にこだわっている理由になっています(汗)・・・と言っても既にΔΣ変調に疑問を抱きつつも音が良いと感じてしまった上位 6bit を Multi Bit 変換としている PCM1792A DAC 製品の Style Audio CARAT TOPAZ Signature を愛用しているのですが(笑)・・・。
DAC に於いては 0101 の Code を正確に読み取りさえすれば正確な波形を再現することに何の支障もない筈で、Over Sampling は高額の開発費がかかるにもかかわらず音質劣化の主原因となる多素子 LPF (Low Pass Filter) の使用を避ける、SACD/DSD (Super Audio Compact Disc / Direct Stream Digital) に於いては Speaker System の追従限界を超える 高周波の Pulse 発振によって LPF そのものまで不要とするためのものでしかないとさえ思うのですが違うのでしょうか？
正確な正弦波 Pulse を発振させるために Quantum Bit 数を増やすこととなる Digital to Digital の Over Sampling は Quantum Noise の発生が止むを得ないものですが、この Noise を可聴帯域外に Shift する Noise Shaping にしても Digital Computing 演算処理 Algorithm が行うことであって、16 進法と 2 進法といった異なる量子化 Code の比較を行えるわけではない量子化器と積分器の Feedback Loop で解説されるものではないのではと思っているのですが違うのでしょうか？
何故 Analog ではない 0101 の Digital PCM (Pulse Code Modulation) Code を正確に受け取って Pulse 発振すれば良いだけの筈の DAC に於いてもΔΣ変調器が有効なのか、その動作原理と効用について解説をいただき、晴れ々々とした気分で新年を迎えたいのですが(滝汗)・・・宜しく御願いします。
■回答
ΔΣ変調をDA変換に使う利点は、そうでないとビットの深い変換が技術的に困難だからだという所も大きいと思います。
純粋なマルチビットでビット数を深く取るには非常に高精度な分圧回路が必要です。単純計算で深さが16ビットの場合1ビットはフルスケールの0.0015%、24ビットでは0.000006%となりますから、24ビットの分圧回路など実現不可能なのではないでしょうか。
分圧回路はアナログ技術ですが、ΔΣ変調ではビットストリームを作るまでデジタル処理するので、アナログは最後の積分だけです。ビットストリームの一つ一つのパルスの積分値さえ揃っていれば良い訳ですから、積分器の電源とクロックが安定ならば、クロック周波数を上げて行くだけで分解能を上げて行くことができます。
オーバーサンプリングが何故128倍程度で済んでしまうのか、という点に関しては、私も不思議で、恐らくこれこそがΔΣ型D/A変換の鍵です。ビットストリームを作る時にフィードバックが働いていることが理解を難しくしています。128倍オーバーサンプリングのパルス密度変調を一周期の単位で考えてしまうと22.05kHzの正弦波を65536階調で表現するのは不可能です。しかしΔΣ変調ではフィードバックが働いているためにビットストリームはこの一周期の情報だけでは確定せず、過去の履歴に依存して決まります。このため22.05kHzの正弦波の各々の波が毎回同じでは無いことになります。誤差を22.05kHzの正弦波の揺らぎとして低周波で散らす結果になっていると考えても良いのではないかと思います。この件は私も此処で何度か質問させて頂いているので、よろしかったら御参考までに私の質問を覗いてみてください。
http://oshiete.goo.ne.jp/qa/6772888.html
http://oshiete.goo.ne.jp/qa/6707693.html
http://oshiete.goo.ne.jp/qa/6638629.html
■お礼
御回答有難うございます。
昨日は所用があって最終電車で帰宅したことから取り急ぎ御紹介の Link と御回答を Download して今朝読み直してみたところ、長年の疑問が氷解しました(嬉)！。
どうやら私は長い間 DAC に於ける ΔΣ 処理を Analog 化する前段階の Digital to Digital 処理のみを行うものと勘違いしていたようで (ΔΣ 処理と Analog Converter 部があたかも別物であるかのように解説するのが悪い(笑)！)、DAC に於ける ΔΣ 処理とは Δ 処理直後の信号が既に Analog 変換されている・・・即ち DAC 回路そのものなのですね。
http://www.tij.co.jp/jp/lit/ml/jajt042/jajt042.pdf
より Download した PCM1792 及びそれ以前 (PCM1702 以降) の TIBB (Texas Instruments Burr Brown) 社製 DAC に関する解説 PDF にある「図-15」を見ると・・・
PCM1792 の Digital to Digital 処理は ΔΣ 処理ではなく 8fs の OS (Over Sampling) となっており、ΔΣ Processor の直前 (図の A～B 間と A～C 間) で既に 8fs OS による量子化 Noise を DF (Digital Filter) で抑制しています・・・つまり、ここまでは従来の Over Sampling 型 DAC と同じですね。
これ以後 PCM1792 は上位 6bit (64 階調) を Multi Bit DAC (B～D 間) で Analog 化するのですが、下位 18bit (C～D 間) は ΔΣ 変調 Single Bit DAC 1 基で Analog 化するのではなく、6bit 精度の ΔΣ 変調 Single Bit DAC を 3 基重ねることによる 6bit×3＝18bit で表現しています。
3 次 5 Level などと解説されていると 3 次があたかも DF のように感じられてしまったのですが、5 Level の Single Bit DAC が 3 段重ねになっているという意味なのですね。(3 基の Single Bit DAC は MSB 信号から DEM (Dynamic Element Matching) で比較補正されているようですので各々 64:1 の出力精度が保たれており、64fs あれば 64 階調の表現ができるところを 128fs で動作させて時間軸方向に 1bit 稼いでいることから 32 階調の表現で良く、このため 32 階調＝5bit＝5 Level と解説されているもののようですね)
「図-15」中 F に於ける信号は既に Analog 波であり、Multi Bit DAC で作られた上位 6bit の長周期波に下位 18bit を受け持つ 3 基の Single Bit DAC の合成波に重なっているのを、あたかも AM 変調波のような図で示しています・・・つい昨日までの私は「何故 AM 変調されているんだ？」などとトンチンカンな解釈をしていました(笑)。
1 番右端の 67 Level Differential Current Segment DAC と記されている機構も曲者で(笑)、6bit の Multi Bit DAC は 64 階調 (64 Level) の出力となっていますが、3 基の ΔΣ 変調 Single Bit DAC の出力は el156 さんも仰る通り各々 64:1 の電力比となるような 1 階調 (1 Level) 出力器が 3 基重ねられているので、この部分を 3 Level と表現することによって全体は 64+3＝67 Level となっているわけですね。・・・ここだけ DAC などと表記するものだから ICOB Decoder や 5 Level 3' ΔΣ Modulator は DAC ではないかのような印象を受けてしまいました(笑)・・・ここに Δ Σ 変調器による 1 Level の量子化重み付けは Full Scale に対して 1/67 と明記されていることも「それでは 67 階調しか表現できないでのはないか？」という誤解を生んでしまいますよね・・・誤解するオバカさんは私だけ？(笑)。
「後段の DWA は DEM のような出力補正ではなく、時間軸制御で重み付けを補正する同期回路ではないのか？」という気がするのですが、これも他者 (他社) による解説が得られない TIBB PCM179X/173X Chip 特有の回路ですから明らかに説明不足で、理解に苦しみます。
上記 Link の PDF 解説 File では「図-16」に「A5 レベル 3 次 ΔΣ変調器ブロック図」というのがあるのですが、「A5 レベル・・・」は「5 レベル・・・」の Print Miss であり、しっかりと 3 次が 3 基の ΔΣ 変調 Single Bit DAC を重ねたものであることが示されています。・・・この図も Miss Print の上に Processor Z1 が 3 つと省略された Feedback 経路が記されているだけなので、理解に苦しみました(笑)。
PDF には PCM171X が 4 次 5 Level ΔΣ、PCM 174X/175X が 4 次 8 Level ΔΣ、PCM168X/178X が 3 次 17 Level ΔΣ、PCM3168 (DAC) が 4 次 32 Level ΔΣ、そして最後の PCM179X/173X が Advanced Segment DAC となっていて ΔΣ とは記されていないことや各々の次数と Level 数が Digital Audio 信号の階調数と一致しないことが更に混乱を招いてしまうのですが、ここには記されていない Over Sampling 係数を掛け合わせて (更には DEM 重ね合わせ部分を差し引いて) 初めて次数と Level 数が Digital Audio 信号の階調数を表現できるという情報不足の表になっています。
長年 PHILIPS TDA1541A-S1 と TIBB PCM1702 した使ってこなかったので ΔΣ 型 DAC のことがさっぱり理解できなかったのですが、おかげさまでようやく納得できました！(嬉)・・・何のことはない、1 段構成ではなく多段構成の Single Bit DAC にしているので低 Over Sampling でも 24bit (16777216 階調) 表現を行ない得ているのであり「DEM の重ね合わせによって (6-1)bit × 5 段で 24bit 表現を行う 5 次 ΔΣ Processor の CLCS CS4392~4398 の解説の方が解り易いぞっ！(笑)」でした。
青天の霹靂となった「『積分するまでが Digital 』ということは ΔΣ の Σ 部分は既に Analog」という Hint を与えてくださり、真に有難うございました m(_ _)m。
