ライター：mpcsp079さん（最終更新日時:2014/6/27）投稿日：2013/3/24
.
昔のデータシートには、概略回路図が載っていたものだが、最近では削除されてしまっている。
そこで、今は懐かしくも貴重な回路図コレクションをお目にかける。特に難解なＲＲ ＯＰＡＭＰのものを集めた。たぶん、現在のデータシートでは削除されている。 各社のデーターシートから引用した。
http://note.chiebukuro.yahoo.co.jp/detail/n43066
も参照
ＡＤ社
ＡＤ８０３１
ＩＮ部分
ＯＵＴ部分
動作原理
AD8031/AD8032は、入力と出力のダイナミック・レンジ能力を最
大化する技術革新的アーキテクチャを採用した高速低消費電力電
圧帰還アンプのシングル・バージョンとデュアル・バージョンで
す。リニアな入力同相モード範囲は両電源電圧の外側200 mVまで
可能で、アンプの位相反転は電源電圧の上側500 mVまで発生しま
せん。出力は軽い負荷の場合、両電源電圧の内側20 mVまで、最
大5 mAまで駆動するときは内側300 mVまで、それぞれ変化でき
ます。
これらのアンプはアナログ・デバイセズのeXtra高速相補バイポー
ラ(XFCB)プロセスで製造され、フォロワとして使用する場合は
80 Hzの優れた帯域幅と30 V/μsのスルーレートをわずか800 μAの
電源電流で提供します。慎重なデザインにより、これらのアンプ
は2.7 Vまでの低い電源電圧で動作することができます。
入力ステージの動作
入力ステージの簡略化した回路図を図43に示します。正電源の内
側1.1 Vまでの同相モード電圧(5 V単電源では0 V～3.9 V)では、テ
ール電流I2はPNP差動対(Q13とQ17)を流れます。Q5はカットオフ
するため、バイアス電流は並列NPN差動対(Q2とQ3)に流れません。
同相モード電圧は正電源の内側1.1 Vで駆動されると、Q5がターン
オンして、テール電流がPNP対からNPN対へ流れます。この遷移
領域では、アンプの入力電流の大きさと方向が変ります。同じテ
ール電流の再使用により、入力ステージが同じ相互コンダクタン
スを持つことが保証されます。この相互コンダクタンスが両動作
領域でアンプのゲインと帯域幅を決定します。
同相モード電圧が正電源の内側1 Vを超えて駆動されたときにNPN
対へ切り替えることにより、電源電圧範囲の両端でアンプが信号
に対して有効に動作できるため、両電源の上側500 mVまでの入力
信号に対して位相反転が発生しないようにすることができます。
また、オフセット電圧も変化して、制御されている入力対のオフ
セットを反映します。遷移領域は狭く約180 mVです。入力ステー
ジのDCパラメータが突然変化すると、歪みに悪影響を与えるグリ
ッチが発生することがあります。
入力ステージの過駆動
3.4 Vを超える連続的な入力差動電圧は、入力トランジスタを損傷
するので回避する必要があります。この状態が発生する可能性が
ある場合には、入力クランプ・ダイオードの使用が推奨されます。
入力対のコレクタ電圧は、電源レールから200 mVに設定されてい
ます。このため、アンプは電源電圧の上側500 mVまでの入力電圧
に対してリニア動作を維持することができます。このポイントを
超えて同相モード電圧を入力すると、入力トランジスタのコレク
タ接合が順方向バイアスされて、位相反転が発生します。この状
態を長時間維持することは回避する必要があります。これは、ア
ンプが位相反転すると、最大許容入力差動電圧を容易に超えてし
まうためです。
出力ステージ、オープン・ループ・ゲイン、電源
電圧からの距離対歪み
AD8031はレールtoレールの出力ステージを持っています。出力ト
ランジスタはコモン・エミッタ・アンプとして動作して、出力駆
動電流とアンプのオープン・ループ・ゲインの大部分を提供しま
す。
図44.出力ステージの簡略化した回路図
出力電圧の限界値は、出力トランジスタに必要とされるソース電
流またはシンク電流の大きさに依存します。駆動要求が小さいア
プリケーションの場合(例えば、別のアンプ入力を駆動するユニテ
ィ・ゲイン・フォロワ)、AD8031は両電圧電源の内側20 mV (typ)
まで変化します。負荷電流要求が大きくなると、飽和出力電圧は
次のように比例して大きくなります。
ILOAD × RC
ここで、
ILOADは、所要負荷電流。
RCは出力トランジスタのコレクタ抵抗。
AD8031の場合、両出力トランジスタのコレクタ抵抗は25 Ω (typ)
です。電流負荷が15 mAの定格出力電流を超えると、出力トラン
ジスタを飽和させるために必要なベース駆動電流は限界値に到達
し、アンプの出力振幅は急速に減少します。
AD8031のオープン・ループ・ゲインは負荷抵抗にほぼ比例して減
少し、出力電圧に依存します。オープン・ループ・ゲインは、正
電源の内側250 mVと負電源の内側150 mVとの間で一定となり、
出力トランジスタがさらに飽和へ駆動されると減少します。
AD8031/AD8032アンプの歪み性能は、従来型アンプと異なってい
ます。一般に、アンプの歪み性能は出力電圧振幅が大きくなると
低下します。
ユニティ・ゲイン・フォロワとして使用した場合、AD8031/
AD8032の出力歪みはVCC − 0.7 Vを中心とするピーク出力電圧領域
で大きくなります。この異常な歪み特性は、入力ステージ・アー
キテクチャのために発生し、入力ステージの動作のセクションで
詳しく説明します。
出力オーバードライブ回復機能
アンプの出力過駆動は、アンプが通常の範囲を超えた出力電圧を
駆動しようとするときに発生します。過駆動状態がなくなったと
き、アンプは所定の時間内に通常の動作に戻る必要があります。
図45に示すように、AD8031/AD8032は負の過駆動からは100 ns以
内に、正の過駆動からは80 ns以内に、それぞれ回復します。
■ＡＤ８０４１
１６ＭＨｚ ＯＵＴーＲＲ
回路の説明
AD8041は、アナログ・デバイセズ社独特のXFCBプロセスで製造
されました。このプロセスによって、PNPトランジスタとNPNトラ
ンジスタのfTを同じ2 GHz－4 GHz領域にできます。またこのプロセ
スは、寄生容量と接合面の絶縁によって生じるラッチ・アップの問
題を抑えるために電気的に絶縁されています。この特性により、低
消費電流ながら低歪みの性能を持つ高周波数オペアンプを設計でき
ました。また帯域幅を高め、余裕度を上げるために、入力段を差動
出力にしています（図34）。この1段目の出力（ノードS1P、S1N）上
で信号振幅を小さくすることによって、接合容量による非直線的な
電流の影響を抑え、歪みに対する性能も改善しています。これに
よって、高調波歪み性能は－85 dBを超えます（5 V単電源、@1 MHz
、VOUT＝2 VP－P、ゲイン＝＋2、負荷100Ω）。
出力段が、コンプリメンタリ・コモン・エミッタ構造となってい
ますので、エミッタ・フォロワを使用せずに優れた負荷駆動性能を
得ています。つまり従来のオペアンプと比べて、優れた出力段を備
えています。出力デバイスQ8とQ36のベースにすべての出力段ドラ
イバ電流を流し込んでいますので、大きな出力駆動性能を得ていま
す。同相フィードバック・ループ（図示していません）と共に、I8と
I5によってQ8とQ36のバイアス処理を行っています。AD8041のこの
回路で、出力が電源の0.5 V以内まで50 mAの電流を駆動できます。
また入力段は、負電源の0.2 V下から正電源の＋1 V下までの電圧
を扱うことができます。この値を超えても位相反転は起こりませ
ん。しかし入力電圧が電源より0.5 V以上になると、入力ESD回路が
動作し始めます。
AD8041は、積分回路技術を採用しています（図35に示す小信号回
路図を参照）。また出力段は、トランス・コンダクタンスgm2とコン
デンサC9で決まる1極の応答特性およびユニティ・ゲイン周波数特
性を持つ理想的なオペアンプとモデル化できます。R1は入力段の出
力抵抗成分です。またgmは入力トランス・コンダクタンスです。さ
らにC7とC9によって、オペアンプ全体のミラー補償を行っていま
す。ユニティ・ゲイン周波数は、gm／C9で発生します。この回路の
伝達関数は：
VOUT A0
―――＝――――――――――――――――――
Vi （sR1［C9（A2＋1）］＋1）×(s[gm2/Ｃ3 ]＋1)
ここでA0＝gmgm2R2R1（オペアンプのオープンループ・ゲイン）
A2＝gm2R2 （出力段のオープンループ・ゲイン）
上式の分母の1番目の極は、このアンプの最も重要な極で、約180
Hzです。これは、入力段の出力インピーダンスR1とミラーの値を乗
じたC9の値を乗算したものと同じです。また2番目の極は、出力段
のユニティ・ゲイン帯域幅で生じ、約250 MHzです。この回路構成
により、標準的な2段の回路構成のものと比べて、オープンループ・
ゲインを大きく、またより大きな出力駆動能力が得られました。
出力インピーダンス
この回路で使用しているコモン・エミッタ出力段の低周波数開
ループ出力インピーダンスは、約6.5 kΩです。これは通常のエミッ
タ・フォロワ出力段より非常に高いものですので、フィードバック
構成にしたときの出力インピーダンスは、このオペアンプのオープ
ンループ・ゲイン分減少します。オープンループ・ゲインが110 dB
の場合、出力インピーダンスは0.1Ω未満になります。周波数が高く
なると、オペアンプの開ループ・ゲインが低下しますので、出力イ
ンピーダンスは大きくなります。しかし積分器のコンデンサC9と
C3により、出力は容量成分が大きくなります。これにより、出力イ
ンピーダンスが急激に大きくなり（図18参照）、容量負荷を直接駆動
するときに発生する安定性の問題を防ぐことができます。つまり
AD8041は、優れた容量負荷駆動能力を持つ高周波オペアンプです。
図25は、AD8041が20 pFの容量負荷を駆動しても45度の位相余裕度を
持つことを示しています。さらにより高いゲインで動作させると、
オペアンプの容量負荷駆動能力を改善できます。
■ＡＤ８２３
【データシートより】
THEORY OF OPERATION
This AD823 is fabricated on Analog Devices’ proprietary
complementary bipolar (CB) process that enables the construction
of pnp and npn transistors with similar fTs in the 600 MHz
to 800 MHz region. In addition, the process also features
N-channel JFETs, which are used in the input stage of the AD823.
These process features allow the construction of high frequency,
low distortion op amps with picoampere input currents. This
design uses a differential-output input stage to maximize bandwidth
and headroom (see Figure 35). The smaller signal swings
required on the S1P, S1N outputs reduce the effect of nonlinear
currents due to junction capacitances and improve the distortion
performance. With this design harmonic distortion of better
than –91 dB @ 20 kHz into 600 W with VOUT = 4 V p-p on a
single 5 volt supply is achieved. The complementary commonemitter
design of the output stage provides excellent load drive
without the need for emitter followers, thereby improving the
output range of the device considerably with respect to conventional
op amps. The AD823 can drive 20 mA with the outputs
within 0.6 V of the supply rails. The AD823 also offers outstanding
precision for a high speed op amp. Input offset voltages
of 1 mV max and offset drift of 2 mV/°C are achieved through
the use of Analog Devices’ advanced thin-film trimming
techniques.
A “Nested Integrator” topology is used in the AD823 (see smallsignal
schematic shown in Figure 36). The output stage can be
modeled as an ideal op amp with a single-pole response and a
unity-gain frequency set by transconductance gm2 and capacitor
C2. R1 is the output resistance of the input stage; gm is the input
transconductance. C1 and C5 provide Miller compensation
for the overall op amp. The unity gain frequency will occur at
gm/C5. Solving the node equations for this circuit yields:
VOUT A0
------ = ----------------------------------
Vi (sR1[C1(A2 + 1)] + 1) *(s(gm2)/C2+1)
where:
A0 = gmgm2R2R1 (Open Loop Gain of Op Amp)
A2 = gm2R2 (Open Loop Gain of Output Stage)
The first pole in the denominator is the dominant pole of the
amplifier, and occurs at about 18 Hz. This equals the input
stage output impedance R1 multiplied by the Miller-multiplied
value of C1. The second pole occurs at the unity-gain bandwidth
of the output stage, which is 23 MHz. This type of architecture
allows more open loop gain and output drive to be
obtained than a standard two-stage architecture would allow.
OUTPUT IMPEDANCE
The low frequency open loop output impedance of the
common-emitter output stage used in this design is approximately
30 kW. While this is significantly higher than a typical
emitter follower output stage, when connected with feedback
the output impedance is reduced by the open loop gain of the
op amp. With 109 dB of open loop gain the output impedance
is reduced to less than 0.2 W. At higher frequencies the output
impedance will rise as the open loop gain of the op amp drops;
however, the output also becomes capacitive due to the integrator
capacitors C1 and C2. This prevents the output impedance
from ever becoming excessively high (see Figure 17), which can
cause stability problems when driving capacitive loads. In fact,
the AD823 has excellent cap-load drive capability for a high frequency
op amp. Figure 33 shows the AD823 connected as a follower
while driving 470 pF direct capacitive load. Under these
conditions the phase margin is approximately 20°. If greater
phase margin is desired a small resistor can be used in series
with the output to decouple the effect of the load capacitance
from the op amp (see Figure 25). In addition, running the part
at higher gains will also improve the capacitive load drive capability
of the op amp.
ＮＳ社
■ＬＭ８２６１
■ＬＭ６１４２
アメリカＥＤＮ誌、ＭＡＹ１６，１９９４ ＦＲＡＮＫ ＧＯＯＤＥＮＯＵＧＨ氏の記事より
ＩＮ部分 電源範囲のどんな電圧でもｇｍを等しくする工夫
全体回路（ａ） ダイヤモンド回路で解決している
全体回路（ｂ）
詳細は
ダイヤモンド回路を使ったRR-OPAMP LM6142の解析ブログ集 - SonofSamlawのブログ
参照
■ ＬＴ社
ＬＴＣ６２６５
回路図
LTC6255
ノイズ特性
n Gain Bandwidth Product: 6.5MHz
n –3dB Bandwidth (AV = +1): 4.5MHz
n Low Quiescent Current: 65μA
n Stable for Capacitive Load Up to 100nF
n Offset Voltage: 350μV Maximum
n Rail-to-Rail Input and Output
n Supply Voltage Range: 1.8V to 5.25V
n Input Bias Current: 50nA Maximum
n CMRR/PSRR: 100dB/100dB
n Shutdown Current: 7μA Maximum
n Operating Temperature Range: –40°C to 125°C
n Single in 6-Lead TSOT-23 Package
n Dual in 8-Lead MS8, MS10, TS0T-23, 2mm × 2mm
Thin DFN Packages
n Quad in MS16 Package
ＩＮ電流ノイズ
f = 1kHz, VCM = 0V to 0.8V (PNP Input) 580 fA/√Hz
f = 1kHz, VCM = 1V to 1.8V (NPN Input) 870 fA/√Hz
■ＬＴ６０１５
ＲＲオペアンプ回路解析 ７ ＬＴ６０１５ - SonofSamlawのブログ
ＬＴ６０１５の回路
LM6142みたいにダイヤモンド回路を使わないとこうなってしまう。
