Vref 高精度バンドギャップ電源ＬＴ１０１９回路解析　旧

ＬＴ社と他の2社をあげるが、いずれも、Ｔ*Ｉｎ(Ｔ)のエラー項を補正するものである。この項に比例した電流をつくり注入している。

■参考

３端子レギュレータ７８シリーズの回路解析 - SonofSamlawのブログ (hatenablog.com)

■ＬＴ社のLT1019

図1　ＬＴ１０１９回路図

　図１ものはＬＴ社の電圧リファレンスであり、温度ドリフトが　ｔｙｐ　３ｐｐｍ／℃　というものである。バンドギャップ型であり、下記の特許回路で２次補正している。

ＵＳＰ４，６０３，２９１

NONLINEARITY CORRECTION CIRCUIT FOR BANDGAP REFERENCE

1986

が対応している。

　　　　　　　　図2　ＵＳＰ　４，６０３，２９１の図

【準備】

　ＵＳＰで冒頭の数式を理解するために、準備として、

より引用する。

　＊＊＊＊＊＊＊　　引用　　＊＊＊＊＊＊＊＊＊＊

Vbe=VtIn(I1/Is)

vbe：ベースーエミッタ間電圧

I１：コレクタ電流

Is=(q*A*ni^2*Dn)/Qb=B*ni^2*Dn=B'*ni^2*T*μn

Qb：ベース中の不純物密度
μn：ベースでの電子の移動度
Ａ：エミッターベースの接合面積
Ｔ：温度

Ｂ，Ｂ’は温度不変、アインシュタインの関係式μ＝(q/kT)*DnがＩｓをμと
ｎｉ＾２で表すのに用いられている。

μｎ＝Ｃ＊Ｔ＾(-n)

と表しておく。

ni^2=D*T^3*exp(-Vg0/Vt)

Vg0：０度Ｋにおけるシリコンのバンドギャップ推定値
Ｄ、Ｃ：温度に不変な対して量で内容はこの場合重要でない。
μｎの式のｎはベース領域の不純物によりきまる。

以上を合わせて、

Vbe=Vt*In(I1)*T^(-γ)*E*exp(Vg0/Vt))

　　=Vt*In(I1)-γ*Vt*In(T)+Vt*In(E)+Vg0 <---USPでは、これを使っているのか？

γ=4-n
である。

　　　ーーーーー　ここで筆者意見　ーーーーーーーーーーー

ここで下の特許のために・・・

未知な値Ｉｎ（Ｅ）を消去する方法。

Ｔ＝Ｔ０，Ｉ１＝Ｉ１０のときＶｂｅ＝Ｖｂｅ０であったとする。すると、

Vbe=Vt*In(I1)-γ*Vt*In(T)+Vt*In(E)+Vg0

Vbe0=Vt0*In(I10)-γ*Vt0*In(T0)+Vt0*In(E)+Vg0

これから、

In(E)=(Vbe0-Vt0*In(I10)+γ*Vt0*In(T0)-Vg0)/Vt0

これをＶｂｅの式に代入して、
Vbe=Vt*In(I1)-γ*Vt*In(T)+Vt/Vt0*(Vbe0-Vt0*In(I10)

　　　　　　　　　　　　　　　　　　　　　　　　　　　　+γ*Vt0*In(T0)-Vg0)+Vg0
=Vt*In(I1)-γ*Vt*In(T)+(Vbe0*Vt/Vt0-Vt*In(I10)

　　　　　　　　　　　　　　　　　　　　　　　　+γ*Vt*In(T0)-Vg0*Vt/Vt0)+Vg0
=Vt*In(I1/I10)-γ*Vt*In(T)+Vbe0*Vt/Vt0+γ*Vt*In(T0)+Vg0*(1-Vt/Vt0)
=Vt*In(I1/I10)+Vbe0*Vt/Vt0+γ*Vt*In(T0/T)+Vg0*(1-Vt/Vt0)

　=Vt*In(I1/I10)+Vbe0*Vt/Vt0-γ*Vt*In(T/T0)+Vg0*(1-Vt/Vt0)

　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　ーーー　（ａ）

下の特許ではこれにC1*kT/q（c1*Vt)を加えてＶｏｕｔとしている。また、下の特許の中のｎは上のγと

γ＝ｎ

の関係があると思われる。

ここの式が下の特許に使われている。

　　　　　ーーーーーー　筆者意見終わり　ーーーーーーーーーーーー

さらに進めて、

I1は温度で変わるとする。

I1=G*T^α

とおく。すると、

Vbe=Vg0-Vt**1

Vout=Vbe+K*Vt

=Vg0-Vt*(γ―α)*In(T)+Vt*(K+In(E*G)

　　＊＊＊＊＊＊＊　引用終わり　＊＊＊＊＊＊＊＊＊＊＊＊

【ＵＳＰより】

⊿Ｖｂｅ=（kT/q))*In(A)

Vout=Vbe+VR4

= Vbe+GVR3

=Vbe+(2R4/R3)*In(A)

また、

Vout=C1*kT/q+Vg0*(1-T/T0)+Vbe0*(T/T0)+(kT/q)*In(Ic/Ic0)

+(nkT/q)*In(T/T0)　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　　　　　　　　　　　　　　　　　　　　　　　　　　　　（１）

　　　ーーーーーーーーーー　筆者意見　ーーーーーーーーーー　　　　　　　　　　　　　　　　

　　この式は上で導かれた式であるが、最後の項の符号はーの間違いではないかと思われる。Vout=C1*kT/q+Vbeであり、Vbeは上で導かれた形である。

　（１）式でＩｃもＴに比例するので４項目からもＴ＊Ｉｎ（Ｔ）に比例する成分が出てくる。

　上の式で最後の項は(nkT/q)*(In(T)-In(T0))であるから、T*In(T)の補正をすることがこの特許の目的である。

　　　ーーーーーーーー　筆者意見終わり　ーーーーーーーーー

これをＴで微分すると、

dVout/dT=C1k/q-Vg0/T0+Vbe0/T0+(nkT/q)*(1/T)-(nk/q)*In(T/T0)

+(k/q)*In((ic/Ic0)

　　　　ーーーーーーー　筆者意見　―ーーーーーーーーーーーー

　要は、ＩｏとしてＴ＊Ｉｎ（Ｔ）に比例した電流を得たいのである。図２において、

　　　Ｉｏ＝⊿Ｖｂｅ／Ｒ４１＝（Ｖｂｅ（Ｑ４１）－Ｖｂｅ（Ｑ４２））／Ｒ４１

　　　　＝（ｋＴ／（ｑ＊Ｒ４１））＊Ｉｎ（（Ｉ４１／Ｉ４２）＊（Ａ４２／Ａ４１））

Ａ４１，Ａ４２：Ｑ４１，Ｑ４２のエミッタ面積。

ここでＩ４１∝Ｔ、Ｉ４２＝一定とすれば、

Ｉｏ∝Ｔ＊Ｉｎ（Ｔ）

これを図２のＱ４２のコレクタにいれて（１）式のＴ＊Ｉｎ（Ｔ）の項を打ち消そうというわけだ。

　点４２からＩｏを抜き取ることによって引き起こされるＶｒｅｆ電圧の変化がＩｏに比例した形で起こるなら（１）式のＴ＊Ｉｎ（Ｔ）成分は打ち消されることになる。

　（１）式は誤りがあるみたいなので（ａ）式で考えれば、Ｔ＊Ｉｎ（Ｔ）項はー符号であるとすれば、図２でＩｏにより、フィードバック回路はVｒｅｆを引き上げることによってＱ１の電流をより増やし、Ｒ１，Ｒ２の電圧を等しくする。つまりＩｏの変化（Ｔ＊Ｉｎ（Ｔ）にそった）に比例してＶｒｅｆを変化させる。この効果は＋符号となりうまく打ち消されることになる。この動作によるＱ１のコレクタ電流Ｉｃの温度変化は、これがないときのＩｃの温度変化に比べて無視できるくらい小さくなければならない。

　　　ーーーーーーー　　筆者意見終わり　　ーーーーーーーーーー

■Ａｄｖａｎｃｅｄ　Ｍｉｃｒｏ　Ｄｖｉｃｅｓの例

ＵＳＰ　４，４４３，７５３

SECOND ORDER TEMPERATURE COMPENSATED BAND GAP

VOLTAGE REFERENCCE

1984