ＲＲオペアンプ回路解析５ ＬＭ６１４２
■断片的だが正確な資料
オペアンプLM6142の解析 １（バイアス電流） - SonofSamlawのブログ (hatenablog.com)
オペアンプLM6142の解析 ２（小信号解析） - SonofSamlawのブログ (hatenablog.com)
オペアンプLM6142の解析 ３（小信号解析） - SonofSamlawのブログ (hatenablog.com)
オペアンプLM6142の解析 ４（終段） - SonofSamlawのブログ (hatenablog.com)
ＬＭ６１４２（ＮＳ社）
ＲＲ／ＯＰＡＭＰとしてはかなり初期のナショナルセミコンダクタ社のＬＭ６１４２の回路解析をしてみる。アメリカＥＤＮ誌、
ＭＡＹ１６，１９９４ ＦＲＡＮＫ ＧＯＯＤＥＮＯＵＧＨ
の記事より図と文を引用する。
Ｉｓ＝０．６ｍＡ，１７ＭＨｚという性能である。同記事ヘッドラインを引用する。
－－－－－－－－－－－－－－－－－－－－－－－－－－－
RAIL-TO－RAIL IN-AND-OUT IC OP AMPS RUN OFF 2.7V
TWO ADVANCED BIPOLAR OP AMP ARCHITECTURES BRING
GREATER SPEED AND PRECISION TO MICROPOWER
SINGLE-SUPPLY IC OP AMPS.
－－－－－－－－－－－－－－－－－－－－－－－－－－－
■入力段
図1 ＬＭ６１４２のＩＮ部分
図1に初段を示す。前出の資料より引用する。
ーーーーーーーーーー引用ーーーーーーーーーーーーー
TO HANDLE VOLTAGES BEYOND either supply,rail-to-rail input op amps typically employ a pnp stage connected in parallel with an npn stage (a).Most exthibit switching transients and/or distortion as the signal moves between the two stages.National's LM6142/6144 employ several innovative circuits to eliminate these errors(b).
ーーーーーーーーーーーーーーーーーーーーーーーーーー
一般的にＲＲ／ｉｎｐｕｔ ｏｐ ａｍｐでは、ＩＮ電圧が中間であるとき、バイアス電流はｐｎｐ、ｎｐｎの両ステージに均等に流されるが、ＩＮ電圧がどちらかの電源に寄ったとき、どちらかのステージは死ぬの。このときバイアス電流は、生きている方にすべて流される。これで全域にわたってｇｍは均一に保たれる。この切り替えはスムーズに行われなければ歪を生じさせてしまう。
図2－（ａ） 全体回路
図2－（ｂ） 全体回路
図2に関して前出記事から引用する。
ーーーーーーーーー引用ーーーーーーーーーーーーーーーー
Using a trannsconductance output circuit to provide a rail -to-rail output from an op amp creates several problems.To eliminate the effect of output loading on open-loop gain,National's LM6141/6144 prvide a positive feedack path to the pnpand npn transistors in the intermediate stage (a). Four capacitors around the output and intermediate stage perfprm compensation and reduce the banndwidth in order to drive a capacitive load(b).
ーーーーーーーーーーーーーーーーーーーーーーーーーーー
初段は、ＩＮ電圧を２組の電流差に替える。中段はそれらを合成して１つの電流源にする。終段はＯＵＴＢＪＴをＡＢ級でドライブする。
図3 電流合成部
図３により電流合成部を調べてみる。
http://note.chiebukuro.yahoo.co.jp/detail/n165292
http://note.chiebukuro.yahoo.co.jp/detail/n164204
でも同じ使い方がされている。特に後の方で詳しい説明がある。
のＯＵＴ部回路と同じで、図３の還流の結果、ＩｉｎはＲ１に流れるしかなくなる、ということなのかもしれない。つまりこの還流により、Ｑ１のエミッタは抵抗大になっているのである。つまり、出口のないところには入れることができない。すると、これによりＱ２のベース電圧がこの分だけ上がり、コレクタ電流はＩｉｎだけ減る。電流青によれば、そのままＱ２のコレクタ電流となり、これをＩｉｎだけ減らす方向となる。下も同じである。
すばらしい発想である。
以上のことを考え合わせると、Ｉｉｎは図４のような簡単な流れでＩｏｕｔになる。当然下のステージでも同じことが起こる。
図４ 電流合成部
このことを詳しく考えてみよう。おおまか図5のような構想を立ててみる。
図5
図５においてーＩｉｎ（青）はＱ２がフォールテッドカスコードであればＱ２にそのまま流れる。問題はＩｉｎ（赤）をどうやってーＩｉｎに足し合わす形でＱ２に流すか、である。Ｑ１がフォールテッドカスコードであればーＩｉｎはすべてＱ１のコレクタに流れてしまう。構想としてはこれをＲ１のみに流し、これによるＱ１のベース電圧の変化をＱ２のベース電圧に反映させるのである。そうすればＩｉｎ（赤）をーＩｉｎに足し合わす形でＱ２に流すことができる。つまりーＩｉｎをＱ１のエミッタに流さないようにしたいのである。
図6
そこで図6のようにして、Ｑ３によるフォールテッドカスコードによりＱ１のコレクタ電流をＱ１のエミッタに戻してやる。下のｐｎｐステージからの電流Ｉｉｎ２も同じ方向なので、Ｑ１のエミッタは出口のないパイプの入り口みたになり、ここからＩｉｎ、ｉｉｎ２は入ることができないので、すべてＲ１に流れ込むことになる。
これはＱ３のエミッタにおいても同じである。
実際には、図6の還電流Ｉｒ（緑）は存在しない。というのは、そもそも電流が入らないからである。Ｑ１エミッターー＞Ｑ３エミッターー＞Ｑ１エミッタという流れが瞬間的に起こる、とすればこの流れは非常に小さいと考えられる。
